読者です 読者をやめる 読者になる 読者になる

guruguru123’s diary

かなり雑な作業日記です。

FPGAでArduino(3)

ZPUinoのソースコードにあるSlot13に自分で作成した回路を追加してみることにした。今回もVerilogHDLで記述していく。追加するのはただの2進カウンタ。しかし、やはりwishboneバス用の信号の出し方がいまいちつかめず苦戦している。また、wire宣言やreg宣言された信号の扱いがよくわかっていなかったため、always文内の<=の左辺にoutput信号を配置していてエラーが出てしまった。テキストでわざわざsignalで信号定義していた理由がわかった(テキストはVHDLで記述されている)。

2進カウンタを追加するだけだが、まだまだつまづく点は多そうだ。最終的には、ZAPIDEから2進カウンタの値を読み出し、ある数値になったらLEDを点灯させる、というものを作成したい。