読者です 読者をやめる 読者になる 読者になる

guruguru123’s diary

かなり雑な作業日記です。

AD9851駆動回路の追加(DCM)

DCM構成の段階でBUFGをつなぐかどうかのチェックがあったため、今回構成したDCMのVHDLの記述を参照してみた。すると、内部にIBUFGとBUFGがすでにあったため、前回のエラーが発生していたようだ。

そこでIBUFG,BUFGの記述を削除し、32MHzのクロック信号をDCMへ入力し、DCMの出力を25MHz,32MHzとして、これらを用いることにした。論理合成、Translateは通ったが、今度はMapで以下のようなエラーが出た。

ERROR:Place:1205 - This design contains a global buffer instance,
ERROR:Place:1136 - This design contains a global buffer instance,
ERROR:Pack:1654 - The timing-driven placement phase encountered an error.

どうやら25MHzクロックをw_clkの出力として用いていることが問題らしい。w_clkの外部出力部分をコメントアウトしてみると、ビットファイル生成まで行えた。次回はw_clkをどうするのかを考えていく。